PCT

WELTORGANISATION FUR GEISTIGES EIGENTUM

Internationale ANMELDUNG VERÖFFENTLICHT NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT)

(51) Internationale Patentklassifikation 6:
H01L 23/498, 21/68

A1

(11) Internationale Veröffentlichungsnummer: WO 99/26287

(43) Internationales
Veröffentlichungsdatum: 27. Mai 1999 (27.05.99)

(21) Internationales Aktenzeichen:

PCT/DE98/03228

- (22) Internationales Anmeldedatum: 5. November 1998 (05.11.98)
- (30) Prioritätsdaten:

197 50 316.0

13. November 1997 (13.11.97) DE

- (71) Anmelder (für alle Bestimmungsstaaten ausser US): SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, D-80333 München (DE).
- (72) Erfinder; und
- (75) Erfinder/Anmelder (nur für US): BORCHERT, Jörg [DE/DE]; Maxhofstrasse 35, D-81475 München (DE).
- (74) Gemeinsamer Vertreter: SIEMENS AKTIENGE-SELLSCHAFT; Postfach 22-16 34, D-80506 München (DE).

(81) Bestimmungsstaaten: BR, CN, JP, KR, MX, RU, UA, US, europäisches Patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).


Veröffentlicht

Mit internationalem Recherchenbericht. Vor Ablauf der für Änderungen der Ansprüche zugelassenen Frist; Veröffentlichung wird wiederholt falls Änderungen eintreffen.



(54) Title: SILICON FILM USED AS A SUBSTRATE FOR SEMICONDUCTOR CIRCUITS IN CARDS

(54) Bezeichnung: SILIZIUMFOLIE ALS TRÄGER VON HALBLEITERSCHALTUNGEN ALS TEIL VON KARTEN



(57) Abstract

A semiconductor chip (3) which is used in a chip card (1) has a thickness of less than approximately 100 μ m. According to the inventive method, the chip cards (1) can be provided with semiconductor chips (3) having especially large-surfaces, whereby extensive circuit structures and even large-surface storage structures can be provided semiconductor chips (3).

(57) Zusammenfassung

Ein Halbleiter-Chip (3) zur Verwendung in einer Chipkarte (1) hat eine Stärke von weniger als ca. 100 μ m. Mit dem erfindungsgemässen Verfahren lassen sich Chipkarten (1) mit besonders grossflächig ausgebildeten Halbleiter-Chips (3) versehen, wobei auf dem Halbleiter-Chip (3) umfangreiche Schaltungsstrukturen und sogar grossflächige Speicheranordnungen vorgesehen werden können.

LEDIGLICH ZUR INFORMATION

Codes zur Identifizierung von PCT-Vertragsstaaten auf den Kopfbögen der Schriften, die internationale Anmeldungen gemäss dem PCT veröffentlichen.

AL	Albanien	ES	Spanien	LS	Lesotho	SI	Slowenien
AM	Armenien	FI	Finnland	LT	Litauen	SK	Slowakei
AT	Österreich	FR	Frankreich	LU	Luxemburg	SN	Senegal
AU	Australien	GA	Gabun	LV	Lettland	SZ	Swasiland .
AZ	Aserbaidschan	GB ·	Vereinigtes Königreich	MC	Monaco	TD .	Tschad
BA	Bosnien-Herzegowina	GE	Georgien	MD	Republik Moldau	TG	Togo
BB	Barbados	GH	Ghana	MG	Madagaskar	TJ	Tadschikistan
BE	Belgien	GN	Guinea	MK	Die ehemalige jugoslawische	TM	Turkmenistan
BF	Burkina Faso	GR	Griechenland	•	Republik Mazedonien	TR	Twkei
BG	Bulgarien	HU	Ungarn	ML	Mali	TT	Trinidad und Tobago
ВJ	Benin	IE	Irland	MN	Mongolei	UA	Ukraine
BR	Brasilien	IL	Israel	MR	Mauretanien	UG	Uganda
BY	Belarus	IS	Island	MW	Malawi	US	Vereinigte Staaten von
CA	Kanada	IT	Italien	MX	Mexiko		Amerika
CF	Zentralafrikanische Republik	JP	Japan	NE.	Niger	UZ	Usbekistan
CG	Kongo	KE	Kenia	NL	Niederlande	VN	Vietnam
СН	Schweiz	KG	Kirgisistan	NO	Norwegen	YU	Jugoslawien
CI	Côte d'Ivoire	KP	Demokratische Volksrepublik	NZ	Neuseeland	ZW	Zimbabwe
CM	Kamerun		Korea	PL	Polen		
CN	China	KR	Republik Korea	PT	Portugal		
CU	Kuba	KZ	Kasachstan	RO	Rumānien .		
CZ	Tschechische Republik	LC	St. Lucia	RU	Russische Föderation		
DE	Deutschland	Li	Liechtenstein	SD	Sudan	•	
DK	Dänemark	LK	Sri Lanka	SE	Schweden		
EE	Estland	LR ·	Liberia	SG	Singapur		

Beschreibung

Siliziumfolie als Träger von Halbleiterschaltungen als Teil von Karten

5

Die Erfindung betrifft ein Verfahren zur Herstellung einer Chipkarte sowie einen Halbleiter-Chip, der insbesondere zur Verwendung in einer Chipkarte bestimmt ist.

- Im Stand der Technik sind Chipkarten bekannt, die einen aus Silizium hergestellten Chip aufweisen. Bei den im Stand der Technik bekannten Chipkarten ist von Nachteil, daß die Komplexität der auf dem Chip untergebrachten elektrischen Schaltung limitiert ist, weil die maximale Größe des Chips auf ca.
- 15 25 mm² begrenzt ist.

Es ist daher Aufgabe der Erfindung, eine Chipkarte sowie ein Verfahren zur Herstellung einer Chipkarte bereitzustellen, mit dem sich intelligentere Chipkarten herstellen lassen. Es ist weiterhin Aufgabe der Erfindung, einen Halbleiter-Wafer bzw. einen daraus hergestellten Halbleiter-Chip bereitzustellen, mit dem sich intelligentere Chipkarten herstellen lassen.

- Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß das Verfahren zur Herstellung einer Chipkarte die folgenden Schritte aufweist:
 - Vorsehen eines Halbleiter-Wafers mit einer aktiven Seite und mit einer passiven Seite,
- 30 Einbringen von großflächigen elektrisch aktiven Strukturen in die aktive Seite, und zwar mittels bekannter Verfahren wie z.B. Dotierung,
 - Glätten der aktiven Seite des Halbleiter-Chips insbesondere mit einem CMP-Verfahren,
- 35 Aufbringen einer reversiblen Klebstoffschicht auf die aktive Seite,

30

- Aufbringen des Halbleiter-Wafers auf einen Handling-Wafer, und zwar derart, daß die Klebstoffschicht zwischen der aktiven Seite des Halbleiter-Wafers und dem Handling-Wafer gelegen ist,
- Abtragen der passiven Seite des Halbleiter-Wafer bis auf eine Dicke von circa 100 Mikrometern oder weniger,
 - Aufteilen des Halbleiter-Wafers in wenigstens einen Halbleiter-Chip, insbesondere durch ein mechanisches Verfahren wie Sägen und/oder durch ein thermisches Verfahren wie Laserschneiden, wobei der Handling-Wafer dabei vorzugsweise nicht zerstört wird,
 - Lösen der Verbindung zwischen Handling-Chip und Halbleiter-Chip durch Passivierung der Klebstoffschicht,
- Aufbringen des Halbleiter-Chips auf einen Chipkartenträger, und zwar derart, daß die passive Seite dem Chipkartenträger zugewandt ist,
 - Herstellen der vollständigen Chipkarte.

Mit dem erfindungsgemäßen Verfahren lassen sich Chipkarten 20 mit besonders großflächig ausgebildeten Halbleiter-Chips versehen, wobei auf dem Halbleiter-Chip umfangreiche Schaltungsstrukturen und sogar großflächige Speicheranordnungen vorgesehen werden können.

- Die folgenden Schritte des erfindungsgemäßen Verfahrens:
 - Lösen der Verbindung zwischen Handling-Chip und Halbleiter-Chip durch Passivierung der Klebstoffschicht,
 - Aufbringen des Halbleiter-Chips auf einen Chipkartenträger, und zwar derart, daß die passive Seite dem Chipkartenträger zugewandt ist,

können auch gleichzeitig oder in vertauschter Reihenfolge durchgeführt werden, um eine flexible und genaue Herstellung zu gewährleisten.

Die Erfindung beruht auf der Erkenntnis, daß die Größe der im Stand der Technik bekannten Chips und damit deren Komplexität durch deren Stärke begrenzt war. Chipkarten werden nämlich im

10

30

35

3

Betrieb häufig Biegebelastungen ausgesetzt, die sich auf den in der Chipkarte eingelagerten Chip übertragen. Bei dem im Stand der Technik bekannten Stärken von circa 150 Mikrometern bis 185 Mikrometern der verwendeten Chips können bei einer Durchbiegung der Karte gerade in den Oberflächenbereichen des Chips Zugspannungen entstehen, die zur einer Rißbildung im Chip führen. Bei einer Ausbildung des Chips mit einer geringeren Stärke entstehen bei einer ansonsten gleichen Durchbiegung der Chipkarte geringere Zugspannungen in Oberflächenbereichen des Chips, so daß die Rißgefahr verringert wird. Bei dem erfindungsgemäßen Verfahren lassen sich Chips mit einer Stärke von deutlich weniger als 100 Mikrometern herstellen, was große Chipabmessungen gestattet.

Dabei ist durch das Glätten der aktiven Seite des Halbleiter-Wafers und durch das großflächige Einbringen von elektrisch aktiven Strukturen in die aktive Seite ein zuverlässiges Vorsehen der elektrisch aktiven Strukturen im Halbleiter-Wafer möglich. Wenn nachfolgend der so strukturierte HalbleiterWafer mit einer reversiblen Klebstoffschicht an seiner aktiven Seite auf einem Handling-Wafer befestigt wird, läßt sich die passive Seite des Halbleiter-Chips bequem und einfach abtragen. Gemäß der Erfindung kann der Halbleiter-Chip auf der passiven Seite bis zu einer Dicke von 20 Mikrometern bis 50 Mikrometern abgetragen werden. Dadurch läßt sich sogar ein folienartiger Halbleiter-Chip herstellen.

Anschließend kann der so ausgedünnte Halbleiter-Wafer nach auf dem Halbleiter-Wafer in einzelne Halbleiter-Chips aufgeteilt werden, die auf einen Chipkartenträger oder direkt in eine Chipkarte eingebracht werden, wobei die passive Seite einer Seite des Chipkartenträgers zugewandt ist. Vorzugsweise bereits vor dem Einbringen des Halbleiter-Chips auf einen Chipkartenträger wird die Verbindung zwischen dem Handling-Chip und dem Halbleiter-Chip durch Passivierung der Klebstoffschicht gelöst.

WO 99/26287 PCT/DE98/03228

4

Die Chipkarte kann durch Umspritzen des Halbleiter-Chips oder durch Laminierverfahren fertiggestellt werden. Der Halbleiter-Chip kann bedingt durch die günstigen mechanischen Eigenschaften fast die gesamte Fläche der Chipkarte nutzen.

5

Das Abtragen der passiven Seite des Halbleiter-Wafers kann dabei wenigstens teilweise mittels chemischem und/oder mechanischem Dünnschleifen erfolgen. In einem Endschritt des Abtragens des Halbleiter-Wafers kann das Abtragen auch auf wenigstens naßchemische Weise erfolgen. Ein Vorteil des Abtragens auf naßchemische Weise besteht im wesentlichen darin, daß der Halbleiter-Wafer beim Abtragen sehr geringen extern aufgebrachten mechanischen Spannung ausgesetzt ist, was dessen Haltbarkeit verbessert.

15

20

25

30

35

10

Eine erfindungswesentliche Grundidee besteht darin, den Halbleiter-Wafer durch Rückseitenätzung auf Folienstärke zu reduzieren, so daß Silzium als Basismaterial seine spröden Materialeigenschaften verliert. Diese Rückseitenätzung auf wenige Mikrometer erlaubt die Herstellung von Siliziumfolien, die dann als Bauelement-Folien beispielsweise in die Kartenproduktion eingehen. Die Folie ist dann Teil der Chipkarte. Die Chipkarte übernimmt die Aufgabe des Gehäuses, so daß Chipgrößen möglich sind, die theoretisch bis nahe zur Kartengröße gehen können. Die Folie wird danach durch nur formschlüssig ausgeführte elektrische Kontakte mit der Außenwelt verbunden. Dabei können die Kontakte aufgedruckt sein, mit einer BGA-Technik ausgeführt sein oder als Modul vorgesehen sein. Die elektrischen Kontakte haben dann nur noch die Funktion von Anschlüssen und nicht mehr die einer mechanischen Schutzfunktion, wie bei den heute verwendeten Modulen.

Die Erfindung umfaßt auch einen Halbleiter-Chip insbesondere zur Verwendung in einer Chipkarte, der eine Dicke von weniger als circa 100 Mikrometern aufweist, wobei der Halbleiter-Chip durch ein erfindungsgemäßes Verfahren hergestellt ist, daß insbesondere die folgenden Schritte aufweist: WO 99/26287

20

- Vorsehen eines Halbleiter-Wafers mit einer großflächigen aktiven Seite,
- Glätten der aktiven Seite des Halbleiter-Wafers insbesondere mit einem CMP-Verfahren,
- 5 Einbringen von elektrisch aktiven Strukturen in die aktive Seite mittels Dotierung,
 - Aufbringen einer reversiblen Klebstoffschicht auf die aktive Seite,
- Aufringen des Halbleiter-Chips auf einen Handling-Chip, und zwar derart, daß die Klebstoffschicht zwischen dem Halbleiter-Chip und dem Handling-Chip liegt,
 - Abtragen der passiven Seite des Halbleiter-Chips bis auf eine Stärke von circa 100 Mikrometern.
- Der erfindungsgemäße Halbleiter-Wafer kann nachfolgend in wenigstens einen Halbleiter-Chip aufgeteilt werden, insbesondere durch ein mechanisches Verfahren wie Sägen und/oder durch ein thermisches Verfahren wie Laserschneiden, wobei der Handling-Wafer dabei vorzugsweise nicht zerstört wird.

Dabei kann nach dem Schritt des Abtragens der passiven Seite des Halbleiter-Chips bis auf eine Stärke von 100 Mikrometern der Schritt des Abtragens der passiven Seite von einer Stärke von 20 Mikrometern bis 50 Mikrometern vorgesehen sein, wobei das Abtragen wenigstens teilweise mittels chemischem und/oder mechanischem Dünnschleifen oder auch wenigstens auch teilweise auf naßchemische Weise erfolgen kann.

Der erfindungsgemäße Halbleiter-Chip zeichnet sich durch eine hohe mechanische Flexibilität aus.

Die Erfindung ist in der Zeichnung anhand von Ausführungsbeispielen dargestellt.

35 Figur 1 zeigt eine erfindungsgemäße Chipkarte im Querschnitt, WO 99/26287 PCT/DE98/03228

6

Figur 2 zeigt eine weitere erfindungsgemäße Chipkarte im Querschnitt, und

Figur 3 zeigt einen Querschnitt durch einen erfindungsgemäßen Halbleiter-Chip.

5

Figur 1 zeigt einen Querschnitt durch eine erfindungsgemäße Chipkarte 1, die sich in einen Kartenkörper 2, in eine Chipfolie 3 und in einen Kontaktbereich 4 gliedert. Die Chipfolie 3 ist dabei in einer Gießtechnik mit Kunststoff umspritzt.

10

15

20

25

30

35

Der Kartenkörper 2 ist einstückig ausgeführt, so daß die Chipfolie 3 im wesentlichen vollständig vom Kartenkörper umhüllt ist. Der Kontaktbereich 4 ist formschlüssig im Kartenkörper 2 vorgesehen und stellt die Verbindung zwischen der Chipfolie 3 und der Außenwelt dar. Dabei übernehmen elektrische Kontakte 5, die in ein Modul 6 eingesetzt sind, die elektrische Verbindung. Aufgrund der dünnen Ausbildung der Chipfolie 3 ist die Chipkarte 1 hochflexibel und kann in weitem Ausmaß durchgebogen werden, ohne daß die Chipfolie 3 in einem ihrer Oberflächenbereiche Risse zeigt.

Figur 2 zeigt eine weitere erfindungsgemäße Chipkarte 10, die in ihren wesentlichen Teilen der Chipkarte 1 aus Figur 1 entspricht. Den gleichen Bestandteilen sind daher gleiche Bezugsziffern gegeben. Abweichend von Figur 1 ist die Chipfolie 3 ist in einer Laminiertechnik fertiggestellt worden.

Im Unterschied zur Chipkarte 1 weist die Chipkarte 10 einen Kartenkörper 11 auf, der mehrschichtig aufgebaut ist. Dazu weist der Kartenkörper 11 eine Tragschicht 12 an der Unterseite des Kartenkörper sowie eine Deckschicht 13 an der Oberseite des Kartenkörpers 11 auf. Die Chipfolie 3 ist zwischen der Tragschicht 12 und der Deckschicht 13 angeordnet, wobei in Randbereichen des Kartenkörpers 11 Laminierfolien 14 als Verbindungsbereiche vorgesehen sind, um den Kartenkörper 11 vollständig geschlossen zu gestalten.

Bei der Herstellung der Chipkarte 10 wird die Chipfolie 3 mit ihrer passiven Seite auf der Tragschicht 12 befestigt. Daraufhin werden die Laminierfolien 14 und schließlich die Deckschicht 13 auf die Chipfolie 3 und die Tragschicht 12 auf gebracht. In einem abschließenden Schritt wird der Kontaktbereich 4 in die Deckschicht 13 eingesetzt.

Figur 3 zeigt einen erfindungsgemäßen Halbleiter-Chip 20, der über eine Klebstoffschicht 21 auf einem Halbleiter-Chip 22 befestigt ist. Dabei ist eine aktive Seite des Halbleiter-10 Chips 20 dem Halbleiter-Chip 22 zugewandt, während eine passive Seite des Halbleiter-Chips 20 vom Halbleiter-Chip 22 wegweist. In der aktiven Seite des Halbleiter-Chips 20 ist eine elektrisch aktive Struktur vorgesehen, daß durch eine dünne Strichlinie angedeutet ist. 15

PCT/DE98/03228

8 . .

Patentansprüche

10

15


- 1. Verfahren zur Herstellung einer Chipkarte (1; 10), das die folgenden Schritte aufweist:
- Vorsehen eines Halbleiter-Wafers (20) mit einer aktiven Seite und einer passiven Seite,
 - Einbringen von elektrisch aktiven Strukturen in die aktive Seite insbesondere mittels Dotierung,
 - Glätten der aktiven Seite des Halbleiter-Wafers (20) insbesondere mit einem CMP-Verfahren,
 - Aufbringen einer reversiblen Klebstoffschicht (21) auf die aktive Seite,
 - Aufbringen des Halbleiter-Wafers (20) auf einen Handling-Wafer (22), und zwar derart, daß die Klebstoffschicht (21) zwischen dem Halbleiter-Wafer (20) und dem Handling-Wafer (22) liegt,
 - Abtragen der passiven Seite des Halbleiter-Wafer (20) bis auf eine Dicke von ca. $100\mu m$ oder weniger,
 - Aufteilen des Halbleiter-Wafers (20) in wenigstens einen Halbleiter-Chip (3),
 - Lösen der Verbindung zwischen Handling-Wafer (22) und Halbleiter-Chip (3) durch Passivierung der Klebstoffschicht (21),
- Aufbringen des Halbleiter-Chips (3) auf einen Chip-25 kartenträger (12), und zwar derart, daß die passive Seite dem Chipkartenträger (12) zugewandt ist.
 - Verfahren zur Herstellung einer Chipkarte gemäß Anspruch 1,
- dadurch gekennzeichnet, daß nach dem Schritt des Abtragens der passiven Seite des Halbleiter-Chips (3; 20) bis auf eine Dicke von ca. $100\mu m$ der Schritt des Abtragens der passiven Seite des Halbleiter-Chips (3; 20) bis auf eine Dicke von ca. $20\mu m$ bis $50\mu m$ vorgesehen ist.


- Verfahren zur Herstellung einer Chipkarte gemäß Anspruch 1 oder Anspruch 2,
 dadurch gekennzeichnet, daß
 Schritt des Abtragens der passiven Seite des HalbleiterChips (3; 20) wenigstens teilweise mittels chemischem
 und/oder mechanischem Dünnschleifen erfolgt.
 - 4. Verfahren zur Herstellung einer Chipkarte gemäß einem der Ansprüche 1 bis 3,
- dadurch gekennzeichnet, daß


 Schritt des Abtragens der passiven Seite des HalbleiterChips (3; 20) wenigstens teilweise auf naßchemische Weise erfolgt.
- 15 5. Halbleiter-Chip, insbesondere zur Verwendung in einer Chipkarte, mit einer Dicke von weniger als ca. $100\mu m$, hergestellt durch ein Verfahren, das die folgenden Schritte aufweist:
 - Vorsehen eines Halbleiter-Wafers (20) mit einer aktiven Seite und einer passiven Seite,
 - Einbringen von elektrisch aktiven Strukturen in die aktive Seite insbesondere mittels Dotierung,
 - Glätten der aktiven Seite des Halbleiter-Wafers (20) insbesondere mit einem CMP-Verfahren,
- Aufbringen einer reversiblen Klebstoffschicht (21) auf die aktive Seite,
 - Aufbringen des Halbleiter-Wafers (20) auf einen Handling-Wafer (22), und zwar derart, daß die Klebstoffschicht (21) zwischen dem Halbleiter-Wafer (20) und dem Handling-Wafer (22) liegt,
 - Abtragen der passiven Seite des Halbleiter-Wafer (20) bis auf eine Dicke von ca. $100\mu m$ oder weniger,
 - Aufteilen des Halbleiter-Wafers (20) in wenigstens einen Halbleiter-Chip (3).

15

- 6. Halbleiter-Chip nach Anspruch 5, dadurch gekennzeichnet, daß das Verfahren zu seiner Herstellung nach dem Schritt des Abtragens der passiven Seite des Halbleiter-Wafers (20) bis auf eine Dicke von ca. $100\mu m$ der Schritt des Abtragens der passiven Seite des Halbleiter-Wafers (20) bis auf eine Dicke von ca. $20\mu m$ bis $50\mu m$ vorgesehen ist.
- 7. Halbleiter-Chip nach Anspruch 5 oder Anspruch 6,
 dadurch gekennzeichnet, daß
 bei dem Verfahren zu seiner Herstellung der Schritt des
 Abtragens der passiven Seite des Halbleiter-Wafers (20)
 wenigstens teilweise mittels chemischem und/oder mechanischem Dünnschleifen erfolgt.
 - 8. Halbleiter-Chip nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß bei dem Verfahren zu seiner Herstellung der Schritt des Abtragens der passiven Seite des Halbleiter-Wafers (20) wenigstens teilweise auf naßchemische Weise erfolgt.







INTERNATIONAL SEARCH REPORT

PCT/DE 98/03228

•					
A. CLASSIF	H01L23/498 H01L21/68		•		
According to	International Patent Classification (IPC) or to both national classifica	tion and IPC	·		
B. FIELDS	SEARCHED				
Minimum do IPC 6	cumentation searched (classification system followed by classification HO1L	n symbols)			
170 0	HOIL				
Documentat	ion searched other than minimum documentation to the extent that su	uch documents are included in the fields se	arched		
•					
Electronic d	ata base consulted during the international search (name of data bas	se and, where practical, search terms used			
			-		
C. DOCUM	ENTS CONSIDERED TO BE RELEVANT				
Category °	Citation of document, with indication, where appropriate, of the rele	evant passages	Relevant to claim No.		
Υ	US 5 155 068 A (TADA NOBURU) 13 October 1992		1-8		
	see the whole document				
Y	EP 0 637 841 A (HITACHI LTD) 8 February 1995		1-8		
	see the whole document				
A :	"DISCLOSED ANONYMOUSLY" RESEARCH DISCLOSURE, no. 348, 1 April 1993, page 280	•	1,5		
	XP000304243 see the whole document		,		
P,A	US 5 703 755 A (FLESHER H KELLY 30 December 1997 see the whole document	ET AL)	1-8		
Fur	ther documents are listed in the continuation of box C.	X Patent family members are listed	i in annex.		
° Special c	ategories of cited documents:	"T" later document published after the int	emational filing date		
consi	tent defining the general state of the art which is not dered to be of particular relevance document but published on or after the international	or priority date and not in conflict with cited to understand the principle or the invention	neory underlying the		
filing "L" docum		"X" document of particular relevance; the cannot be considered novel or cannot involve an inventive step when the distribution relevance; the	ocument is taken alone		
citatio	on or other special reason (as specified) nent referring to an oral disclosure, use, exhibition or means	"Y" document of particular relevance; the cannot be considered to involve an i document is combined with one or ments, such combination being obvi	nventive step when the tore other such docu-		
"Р" docum	nent published prior to the international filing date but than the priority date claimed	in the art. "&" document member of the same pater			
Date of the	actual completion of the international search	Date of mailing of the international s	earch report		
	25 March 1999	01/04/1999			
Name and	mailing address of the ISA European Patent Office, P.B. 5818 Patentlaan 2 NL - 2280 HV Rijswijk	Authorized officer			
	Tel. (+31-70) 340-2040, Tx. 31 651 epo ni, Fax: (+31-70) 340-3016	Prohaska, G			

INTERNATIONAL SEARCH REPORT

information on patent family members

Inter inal Application No
PCT/DE 98/03228

Patent document cited in search report	t	Publication date		atent family member(s)	Publication date
US 5155068	Α	13-10-1992	JP	3087299 A	12-04-1991
EP 0637841	Α	08-02-1995	EP JP US	0862134 A 7099267 A 5689136 A	02-09-1998 11-04-1995 18-11-1997
US 5703755	Α	30-12-1997	US	5733814 A	31-03-1998

INTERNATIONALER RECHERCHENBERICHT

Inte lionales Aktenzeichen PCT/DE 98/03228

A. KLASSIFIZIERUNG DES ANMELDUNGSGEGENSTANDES IPK 6 H01L23/498 H01L21/68 Nach der Internationalen Patentklassifikation (IPK) oder nach der nationalen Klassifikation und der IPK B. RECHERCHIERTE GEBIETE Recherchierter Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbole) IPK 6 Recherchierte aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, soweit diese unter die recherchierten Gebiete fallen Während der internationalen Recherche konsultierte elektronische Datenbank (Name der Datenbank und evtl. verwendete Suchbegriffe) C. ALS WESENTLICH ANGESEHENE UNTERLAGEN Betr. Anspruch Nr. Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile Kategorie* 1 - 8US 5 155 068 A (TADA NOBURU) 13. Oktober 1992 siehe das ganze Dokument EP 0 637 841 A (HITACHI LTD) 1-8 Y 8. Februar 1995 siehe das ganze Dokument 1,5 "DISCLOSED ANONYMOUSLY" RESEARCH DISCLOSURE, Nr. 348, 1. April 1993, Seite 280 XP000304243 siehe das ganze Dokument 1-8US 5 703 755 A (FLESHER H KELLY ET AL) P,A 30. Dezember 1997 siehe das ganze Dokument Siehe Anhang Patentfamilie Weitere Veröffentlichungen sind der Fortsetzung von Feld C zu entnehmen "T" Spätere Veröffentlichung, die nach dem internationalen Anmeldedatum * Besondere Kategorien von angegebenen Veröffentlichungen : oder dem Prioritätsdatum veröffentlicht worden ist und mit der "A" Veröffentlichung, die den allgemeinen Stand der Technik definiert, Anmeldung nicht kollidiert, sondern nur zum Verständnis des der aber nicht als besonders bedeutsam anzusehen ist Erlindung zugrundeliegenden Prinzips oder der ihr zugrundeliegenden Theorie angegeben ist "E" älteres Dokument, das jedoch erst am oder nach dem internationalen "X" Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung Anmeldedatum veröffentlicht worden ist kann allein aufgrund dieser Veröffentlichung nicht als neu oder auf "L" Veröffentlichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft ererfinderischer Tätigkeit beruhend betrachtet werden scheinen zu lassen, oder durch die das Veröffentlichungsdatum einer anderen im Recherchenbericht genannten Veröffentlichung belegt werden "Y" Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann nicht als auf erfinderischer Tätigkeit beruhend betrachtet soll oder die aus einem anderen besonderen Grund angegeben ist (wie werden, wenn die Veröffentlichung mit einer oder mehreren anderen ausgeführt) Veröffentlichungen dieser Kategorie in Verbindung gebracht wird und "O" Veröffentlichung, die sich auf eine mündliche Offenbarung, diese Verbindung für einen Fachmann nahellegend ist eine Benutzung, eine Ausstellung oder andere Maßnahmen bezieht Veröffentlichung, die vor dem Internationalen Anmeldedatum, aber nach "&" Verottentlichung, die Mitglied derselben Patentfamilie ist dem beanspruchten Prioritätsdatum veröffentlicht worden ist Absendedatum des internationalen Recherchenberichts Datum des Abschlusses der internationalen Recherche 01/04/1999 25. März 1999 Bevollmächtigter Bediensteter Name und Postanschrift der Internationalen Recherchenbehörde Europäisches Patentamt, P.B. 5818 Patentlaan 2 NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Prohaska, G Fax: (+31-70) 340-3016

INTERNATIONALER RECHERCHENBERICHT

Angaben zu Veröffentlichungen, die zur selben Patentfamilie gehören

PCT/DE 98/03228

im Recherchenbericht angeführtes Patentdokument		Datum der Veröffentlichung		tglied(er) der atentfamilie	Datum der Veröffentlichung
US 5155068	Α	13-10-1992	JP	3087299 A	12-04-1991
EP 0637841	A .	08-02-1995	EP JP US	0862134 A 7099267 A 5689136 A	02-09-1998 11-04-1995 18-11-1997
US 5703755	A	30-12-1997	US	5733814 A	31-03-1998

MIS PAGE BLANK (USPTO)